MDS : de nouveaux exploits liés à l'exécution spéculative qui affectent les CPU Intel jusqu'à Kaby Lake
Et exposent les données des mémoires tampon

106PARTAGES

8  0 
Depuis 2018, plusieurs vulnérabilités affectant les processeurs d’Intel ont été dévoilées. Il a même été démontré que certaines d’entre elles existent depuis près de deux décennies. Ces exploits tirent parti de certains mécanismes d’optimisations implémentés dans les processeurs x86, notamment celui dit de l’exécution spéculative. Les plus connues sont probablement : Meltdown/Spectre, BranchScope, PortSmash, TLBleed et Foreshadow. Ces vulnérabilités permettraient à un attaquant d’accéder et de détourner différents types de données (mot de passe, historique de navigation d’un navigateur Web, clé cryptographique…) sur un système sans être détecté par les outils de sécurité traditionnels. Les processeurs produits par Intel sont presque toujours les plus sensibles ou les seuls concernés par ces exploits.

Récemment un ensemble de failles de sécurité critiques étroitement liées affectant les processeurs de la firme de Santa Clara a été publié. Il inclut RIDL (rogue in-flight data load), Fallout, ZombieLoad et Microarchitectural Data Sampling (MDS). Ces failles ont été découvertes de manière indépendante par Intel et diverses équipes de recherche, notamment le département d’informatique de l’université de Vrije aux Pays-Bas (VU d’Amsterdam), le Worcester Polytechnic Institute, l’université du Michigan, l’Université de technologie de Graz, la KU Leuven en Belgique, Cyberus, Oracle… Intel utilise le terme « ;Microarchitect Data Sampling ;» (MDS) pour désigner ce nouvel ensemble de failles. L’entreprise a été pour la première fois informée de l’existence de cet ensemble de vulnérabilités en juin 2018.


Signalons au passage que les chercheurs en cybersécurité du VU d’Amsterdam allèguent qu’Intel a tenté de les « ;soudoyer ;» dans l’espoir de les convaincre d’orienter leur critique après la divulgation de la dernière vulnérabilité de sécurité qui affecte les processeurs x86 du fondeur de Santa Clara. Le média néerlandais Nieuwe Rotterdamsche Courant a rapporté à ce propos qu’Intel aurait proposé aux chercheurs une récompense de 120 ;000 $ pour les amener à minimiser la gravité de RIDL (la vulnérabilité qu’ils ont découverte).

L’origine du problème

Chaque processeur a un comportement microarchitectural (le comportement d’une implémentation réelle de l’architecture) et un comportement architectural (le comportement documenté qui décrit le fonctionnement des instructions et sur lequel les programmeurs se basent pour écrire leurs codes). Celles-ci peuvent diverger de manière subtile. Par exemple, d’un point de vue architectural, une puce exécute chaque instruction séquentiellement, une à la fois, en attendant que toutes les opérations d’une instruction soient connues avant d’exécuter cette instruction. Ainsi, un programme qui charge une valeur d’une adresse particulière en mémoire attendra que l’adresse soit connue avant de tenter d’effectuer le chargement, puis attendra que le chargement se termine avant d’utiliser la valeur.

Au niveau microarchitectural, toutefois, le processeur peut tenter de deviner l’adresse de manière spéculative de sorte qu’il puisse commencer à charger la valeur à partir de la mémoire (ce qui est lent) ou qu’il puisse deviner que la charge récupérera une valeur particulière (plus rapide). Pour ce faire, il utilisera généralement une valeur du cache ou de la mémoire tampon. Si la prévision n’est pas bonne, le processeur ignorera la valeur estimée et effectuera à nouveau le chargement, avec cette fois l’adresse correcte. Le comportement défini par l’architecture est ainsi préservé, comme si le processeur attendait toujours les valeurs avant de les utiliser.

Toutefois, la génération de cette hypothèse erronée perturbe d’autres parties de la puce. L’approche principale consiste à modifier le cache en fonction de la valeur devinée, ce qui cause des différences de synchronisation subtiles (car il est plus facile de lire des données déjà en cache que des données qui ne le sont pas) qu’un attaquant peut mesurer. À partir de ces mesures, l’attaquant peut déduire la valeur estimée qui était en cache.

MDS est globalement basé sur un schéma de fonctionnement similaire. Mais au lieu d’exposer les valeurs devinées qui sont enregistrées au niveau du cache, il expose les valeurs des divers tampons au sein du processeur. Le processeur dispose d’un certain nombre de mémoires tampons spécialisées qu’il utilise pour déplacer les données en interne. Par exemple, les tampons de remplissage de ligne (LFB) sont utilisés pour charger des données dans le cache de niveau 1. Lorsque le processeur lit dans la mémoire principale, il vérifie d’abord le cache de données de niveau 1 pour voir s’il connaît déjà la valeur. Si ce n’est pas le cas, il envoie une requête à la mémoire principale pour récupérer la valeur. Cette valeur est placée dans un LFB avant d’être écrite dans le cache. De même, lors de l’écriture de valeurs dans la mémoire principale, elles sont enregistrées temporairement dans des mémoires tampons. Grâce à un processus baptisé « ;store-to-load forwarding ;», le tampon peut également être utilisé pour gérer les lectures en mémoire. Enfin, il existe des structures qui permettent de copier des données de la mémoire dans un registre, ce sont des ports de chargement. Les mémoires tampons peuvent contenir des données périmées et transmettre un mélange de données nouvelles et anciennes.

Comme d’autres attaques par canal latéral, les exploits récemment divulgués peuvent permettre aux pirates d’obtenir des informations qui seraient autrement considérées comme sécurisées, si elles n’avaient pas été traitées par le biais des processus d’exécution spéculatifs du CPU. Mais les attaques d’exécution spéculatives précédentes utilisaient une valeur périmée stockée dans le cache, alors que les nouvelles attaques MDS tirent parti des valeurs périmées stockées dans les différentes mémoires tampon du CPU. Les trois types de mémoires tampon peuvent être utilisés dans de telles attaques et l’utilisation de la technologie « ;Hyperthreading ;» augmente la facilité d’exploitation de MDS.

Pour rappel, le Simultaneous Multi Threading (ou SMT) est une technologie orientée multitâche qui permet d’exécuter plusieurs threads de calcul en parallèle sur le cœur physique d’un processeur. La technologie Hyperthreading développée par Intel n’est qu’une implémentation du SMT permettant d’activer deux cœurs logiques pour chaque cœur physique disponible sur un die. L’Hyperthreading est ainsi censé permettre l’exécution de deux instances simultanément d’un même programme ou de deux programmes différents en utilisant au mieux les ressources du processeur.

L’attaque peut être réalisée aussi bien sur un ordinateur que sur le cloud. Les chercheurs disent que cette faille peut être utilisée pour siphonner les données du processeur pratiquement en temps réel. Mais en règle générale, un attaquant a peu ou pas de contrôle sur ces tampons, car il n’existe pas de moyen simple d’obliger les mémoires tampon à contenir des informations sensibles. Les mémoires tampon peuvent contenir des données obsolètes issues de diverses opérations. Certaines d’entre elles peuvent intéresser un attaquant, mais elles peuvent être mixées à d’autres données non pertinentes. Par conséquent, rien ne garantit que les données divulguées seront utiles à l’attaquant et Intel estime que les nouvelles vulnérabilités présentent un risque faible ou moyen.


La réaction d’Intel

Intel a affirmé que des modifications logicielles importantes seront nécessaires pour renforcer les systèmes contre MDS, non seulement de sa part, mais également de la part des fournisseurs d’OS et des créateurs d’applications tierces. Une des solutions proposées par le fondeur de Santa Clara est de forcer la suppression ou l’écrasement des tampons chaque fois qu’un processeur passerait d’une application tierce à une autre, d’un processus Windows à une application tierce, ou même de processus Windows moins fiables à des processus plus fiables. Cela signifie un tout nouveau cycle de collecte et d’écriture de données à chaque fois que vous appelez un processus différent et implique une pénalité en termes de performance qu’Intel évalue au maximum à 9 %. S’appuyant sur des tests internes, Apple a déclaré que les utilisateurs pouvaient s’attendre à une perte de performances sur macOS (Mojave, High Sierra et Sierra) allant jusqu’à 40 % (selon le système et la charge de travail).

La firme de Santa Clara a publié des mises à jour du microcode pour certains de ses processeurs, via Windows Update pour certaines, afin d’adresser ces nouvelles vulnérabilités. Dans son document d’orientation, Intel a révélé que tous les processeurs Core et Xeon allant jusqu’à l’architecture Sandy Bridge de 2e génération sont concernés. Un certain nombre de microarchitectures ciblant des puces à faible consommation, telles que « ;Gemini Lake ;», « ;Cherry View ;», « ;Apollo Lake ;» et « ;Amber Lake ;» sont aussi concernés.

Intel a assuré que ses processeurs x86 des 8e et 9e générations intègrent des protections matérielles contre MDS, mais que les architectures antérieures sont toutes vulnérables. En général, les mesures d’atténuation ont un coût en termes de performances pour l’implémentation de la technologie SMT d’Intel, l’Hyperthreading. Toutefois, pour ceux qui attachent plus d’importance à la sécurité qu’aux performances lors de l’utilisation, Intel a admis que la désactivation de l’Hyperthreading pourrait être justifiée pour mieux se protéger contre les attaques MDS. À l’heure actuelle, il semble que l’implémentation de la technologie SMT développée par AMD soit plus sécurisée que celle d’Intel.


Dans un communiqué, la société AMD a confirmé que ses processeurs x86 ne sont pas affectés par les vulnérabilités RIDL, Fallout et ZombieLoad : « ;Sur la base de notre analyse et de nos discussions avec les chercheurs, nous pensons que nos produits ne sont pas susceptibles à “Fallout”, “RIDL” ou “ZombieLoad” en raison des vérifications de la protection matérielle de notre architecture. Nous n'avons pas été en mesure de démontrer ces exploits sur les produits AMD et nous n'avons pas connaissance que d'autres l'auraient fait ;». Il est important de noter ici que la vulnérabilité Fallout à laquelle AMD fait référence dans cette déclaration fait référence à l’une des quatre vulnérabilités MDS divulguées par Intel, et non à la vulnérabilité « ;Fallout ;», dénommée de manière identique et découverte par CTS Labs en 2018, prétendument affectant la gestion de la mémoire sécurisée des processeurs « ;Zen ;» de la marque.

Source : AMD, Apple, NRC, Wired

Et vous ?

Qu’en pensez-vous : nouveau coup dur pour Intel ?
Quel impact pourrait avoir cette annonce sur les parts d'Intel sur les marchés des CPU x86 grand public et serveur ?
Le nombre élevé de failles de sécurité auxquelles sont exposés les CPU d’Intel pourrait-il vous inciter à migrer vers un système basé sur des CPU AMD ?

Voir aussi

L'architecture de tous les CPU Intel remise en question après la découverte de SPOILER, une nouvelle faille difficile à corriger par voie logicielle
AMD pourrait vendre plus de CPU serveur dédiés au cloud computing, après le scandale des vulnérabilités matérielles touchant surtout les CPU Intel
Les techniques de mitigation logicielles ciblant Spectre ne peuvent compenser les défauts de conception structurels des puces touchées, selon Google
Des chercheurs révèlent de nouveaux défauts de fabrication dans les CPU, une nouvelle génération de vulnérabilités Spectre et Meltdown ?

Une erreur dans cette actualité ? Signalez-le nous !

Avatar de Jipété
Expert éminent sénior https://www.developpez.com
Le 18/05/2019 à 19:14
Citation Envoyé par Christian Olivier Voir le message
Toutefois, la génération de cette hypothèse erronée perturbe d’autres parties de la puce. L’approche principale consiste à modifier le cache en fonction de la valeur devinée, ce qui cause des différences de synchronisation subtiles (car il est plus facile de lire des données déjà en cache que des données qui ne le sont pas) qu’un attaquant peut mesurer. À partir de ces mesures, l’attaquant peut déduire la valeur estimée qui était en cache.
Moi, j'aimerais bien qu'on m'explique ce que j'ai mis en gras.

Et comment un attaquant s'y prendrait pour faire la différence entre 01010101 et 10101010, données qui devraient mettre environ le même temps pour être lues (données schématisées pour montrer l'idée, s'il s'agit de mots de 64 bits vous multipliez par 8).

Citation Envoyé par Christian Olivier Voir le message
L’attaque peut être réalisée aussi bien sur un ordinateur que sur le cloud.
Ah ouais ? Dans le cloud ? Depuis le garage avec un simple câble RJ45 pour attaquer le cloud ?

Restons sérieux 5 minutes : en labo, avec des sondes de tous les côtés piquées sur la carte-mère et en y passant des mois, peut-être qu'on trouverait un numéro de téléphone ou une adresse email, mais sinon, franchement, comment ça peut fonctionner ce genre d'attaque ?
Parce que ce n'est pas le tout que des données aient la faculté d'être devinées à cause de ce qui est décrit dans l'article, encore faut-il qu'il y ait quelque chose pour les récupérer, non ?
Puis les mettre en forme, et enfin les exploiter.

Je reste perplexe…
Avatar de mh-cbon
Membre averti https://www.developpez.com
Le 19/05/2019 à 10:44
j'aurais aimé comprendre sur quels bases on spécule que amd n'est pas affecté.

En effet la solution proposé par intel, de vider les caches au changement de focus (lol), semble radicale quand on prend le temps de considérer le nombre de processus total qui tourne sur un desktop ou un mobile. Les caches seraient vidés en permanence, ce que semble dire apple avec ses 40% de dégradations de performance annoncées.

m'enfin je trouve cela tout de même inquiétant, les failles se multiplient et à chaque fois les performances sont un peu plus grignotées alors que nous sommes très concrètement actuellement en fin de loi de moore -ça peut changer, restons optimiste pour le pire et pour le meilleur (le quantique c'est pas bon pour la crypto).

Peut être que nous allons bientot repartir dans une ère d'errance d'innovations technologique tatonnant pour trouver une voie de développement stable, multipliant les standards empressés et la dislocation de l'intégration que l'infromatique à réussit à atteindre après toutes ces décennies -souvenez vous de ces vieilles machines qui n'encodaient pas avec le même byte order etc.
Peut être que ces changement auront des impacts plus profond sur notre manière d'architecturer nos système, nous poussant à réserver toujours plus d'espaces à des machines de calculs pour lesquels nous ne serions pas seulement inquiet, mais certains, de leurs défaillances sécuritaires.
On peut même pousser et imaginer que les hébergeurs proposent des machines secure et des machines non secure dans différentes offres pour effectuer differentes taches en fonctions des impacts de securite.

Peut être aussi que le ralentissement des processeurs aura pour effet de rendre plus acceptable les impacts de performances des implémentations en parallel processing, rendant celui ci relativement plus efficace et donc plus populaire encore!

on a pas fini de programmer!
Avatar de marsupial
Membre expert https://www.developpez.com
Le 19/05/2019 à 13:41
Je n'ai pas entendu parler d'attaques exploitant ces failles ce qui ne certifie pas qu'aucune n'ait eu lieu (qui savait avant Snowden ?). Pourtant je suis certain de la possibilité donnée aux pirates de faire très mal. Pour l'instant, le niveau de complexité pour l'exploitation protège, mais un jour viendra où un Etat s'en servira. Les pirates pilotent bien des attaques avec de l'IA (source Ziff Davis). Si les éditeurs de navigateurs et les fournisseurs de Cloud ont patché à toute vitesse, y compris les distributions GNU/Linux, je pense qu'ils ne le font pas pour la gloire mais bien en prévention d'un bon black hat qui se lache dessus.
Avatar de chrtophe
Responsable Systèmes https://www.developpez.com
Le 20/05/2019 à 8:23
Je pense que ce n'est que le début :



Pour ceux qui peuvent suivre, c'est flippant.

 
Contacter le responsable de la rubrique Sécurité

Partenaire : Hébergement Web