Des scientifiques découvrent une faille de sécurité dans l'architecture RISC-V,

La Chine espère qu'elle lui permettra d'échapper aux sanctions imposées par les États-Unis

Des scientifiques de l'Université polytechnique du Nord-Ouest (NPU) en Chine ont découvert une faille de sécurité majeure dans l'architecture de puce libre RISC-V, utilisée pour contourner les sanctions américaines sur les semi-conducteurs. Cette vulnérabilité permettrait à des cybercriinels de contourner les protections de sécurité des processeurs et des systèmes d'exploitation modernes sans droits d'administration, menaçant ainsi la confidentialité des données sensibles. L'alerte a été donnée pour la première fois par le CNCERT en avril, et des détails supplémentaires ont été fournis par la NPU en mai.

La faille permet aux cybercriminels de contourner les mesures de sécurité des processeurs modernes et des systèmes d'exploitation sans nécessiter de droits administratifs, ce qui peut entraîner le vol de données sensibles et des violations de la confidentialité.


RISC-V est une architecture de jeu d'instructions (ISA) ouverte et libre, fondée sur le concept de l'ensemble d'instructions réduit (RISC) et disponible en versions 32, 64 et 128 bits. Ses spécifications, accessibles à tous sans restriction, sont utilisées par les secteurs de l'éducation, de la recherche et de l'industrie. Ratifiées par la communauté mondiale des développeurs, ces spécifications ont suscité un intérêt croissant pour la construction d'appareils mobiles grâce aux processeurs 64 bits de classe applicative basés sur RISC-V.

Une architecture de jeu d'instructions (ISA) constitue une partie fondamentale du modèle abstrait d'un ordinateur, définissant comment l'unité centrale est contrôlée par le logiciel. En tant qu'interface entre le matériel et le logiciel, l'ISA spécifie ce que le processeur peut faire et comment il le fait. Elle est le seul moyen pour un utilisateur d'interagir avec le matériel, jouant le rôle de manuel pour les programmeurs en langage d'assemblage, les rédacteurs de compilateurs et les programmeurs d'application.

L'ISA définit les types de données pris en charge, les registres, la gestion de la mémoire principale par le matériel, les caractéristiques clés telles que la mémoire virtuelle, les instructions qu'un microprocesseur peut exécuter, et le modèle d'entrée/sortie de diverses implémentations ISA. Elle peut être étendue en ajoutant des instructions ou d'autres capacités, ou en prenant en charge des adresses et des valeurs de données plus grandes.

RISC-V est intégré dans divers systèmes sur puce (SoC) pour les objets connectés, prenant en charge une gamme de systèmes temps réel ou embarqués comme Arduino, FreeRTOS, HarmonyOS, LiteOS, NuttX, RT-Thread, RustOS, et Zephyr. Il est également utilisé dans des ordinateurs légers sous forme de cartes mères uniques (SBC), souvent associés à des distributions Linux telles que Arch Linux, Debian, Fedora, Gentoo, Ubuntu, ainsi qu'à des dérivés d'OpenWrt. Des systèmes comme Haiku, FreeBSD, NetBSD et OpenBSD sont également compatibles avec cette architecture. De plus, Xv6, une version d'UNIX conçue à des fins pédagogiques pour les étudiants en développement système, fonctionne aussi sur cette plateforme.

RISC-V est également utilisé dans divers projets de supercalculateurs domestiques. Un projet européen lancé en 2019 l'emploie pour ses accélérateurs intégrés dans des SoC à faible consommation énergétique, fonctionnant sous GNU/Linux. Des initiatives similaires sont en cours en Inde, au Pakistan et en Chine, notamment celui mené par l'Académie chinoise des sciences et diverses universités.

En 2019, la Fondation RISC-V, une organisation à but non lucratif qui pilote l’adoption et la mise en œuvre de l’architecture de jeu d’instructions RISC-V libre et ouverte, a annoncé la ratification de l’ISA de base RISC-V et des spécifications privilégiées de l’architecture. Krste Asanovi, président du conseil d’administration de la Fondation RISC-V, a déclaré que RISC-V a été conçue avec une ISA de base simple et des extensions standard modulaires fixes pour éviter la fragmentation tout en prenant en charge la personnalisation. L’écosystème RISC-V a déjà démontré un haut degré d’interopérabilité entre les différentes implémentations, et les développeurs peuvent désormais être assurés que leur logiciel écrit pour RISC-V fonctionnera indéfiniment sur tous les cœurs RISC-V similaires.

Andrew Waterman, président du groupe de travail RISC-V sur l’architecture privilégiée, a souligné que l’architecture privilégiée RISC-V sert de contrat entre...